

# 2025-2026 计算机组成与系统结构（回忆版）

---

一、

某个程序，浮点运算占 60%，其中浮点乘法占一半，已知下面两个方案：

- a) 使用硬件加速将浮点乘法运算速度提升 10 倍
- b) 将浮点运算优化，使得浮点运算整体速度提升 2 倍

- (1) 计算方案 a) 和方案 b) 的加速比。
  - (2) 若要使得加速比为 1.5，两种方案需要分别提升多少倍的速度？
- （注：这题数据没错）

二、

假设某计算机系统的字长为 8 位，寄存器 A 储存 CDH，寄存器 B 储存 50H，使用带标志加法器运算，结果储存在寄存器 S 中

- (1) 计算 A+B，写出寄存器 S 中储存内容，并给出进位标志 CF 和溢出标志 SF 的值
- (2) 计算 A-B，写出寄存器 S 中储存内容，并给出进位标志 CF 和溢出标志 SF 的值

三、

假设某计算机系统中，字长位16位，存储器宽度也是 16位，地址为 300H 开始的一段存储区数据如表所示，当前 PC值为 8。请写出以下寻址方式的有效地址和操作数，基址寄存器值为 302 H：

- (1) 立即寻址，指令里的立即数为 ...
- (2) 直接寻址，指令字里的形式地址为...
- (3) 间接寻址，指令字里的形式地址为...
- (4) 寄存器寻址，相关寄存器值为...
- (5) 寄存器间接寻址，相关寄存器值为...
- (6) 基址寻址，指令字里的形式地址为...
- (7) 相对寻址，指令字里的形式地址为...

（注：参考22年题目，只是改了数据）

三、

假设某计算机系统中，字长位 16 位，存储器宽度也是 16 位，地址为 200H 开始的一段存储区数据如表所示，当前 PC 值为 8。请写出以下寻址方式的有效地址和操作数：


|                                      |       |      |
|--------------------------------------|-------|------|
|                                      | 存储器地址 | 存储数据 |
| (1) 立即寻址，指令字里的立即数为 200H；             | 200H  | 123H |
| (2) 直接寻址，指令字里的形式地址为 202H；            | 202H  | 208H |
| (3) 间接寻址，指令字里的形式地址为 202H；            | 204H  | 210H |
| (4) 寄存器寻址，相关寄存器值为 20AH；              | 206H  | 108H |
| (5) 寄存器间接寻址，相关寄存器值为 20AH；            | 208H  | 204H |
| (6) 基址寻址，基址寄存器值为 200H，指令字里的形式地址为 4H； | 20AH  | 205H |
| (7) 相对寻址，指令字里的形式地址为 200H；            | 20CH  | 321H |
| (14 分)                               | 20EH  | 20AH |

四、

给出了一个单周期 CPU 的数据通路（回忆如下，右侧还有，此处只给出有用改的数据通路），并告诉 jal（jump and link）语句功能为

jal target

$$(PC+4)_{[31:28]} || (Imm \ll 2)$$



- (1) 询问该数据通路是否实现了 j 语句功能
- (2) 用 RTL 描述 jal 语句的执行过程
- (3) 询问若实现 jal 语句是否需要添加新的数据通路，如果需要，怎么添加

五、

在 5 段流水线中 (IF->ID->EX->MEM->WB)，给出下面的指令

| 指令标号 | 内容             |
|------|----------------|
| 1    | lw r1, 40(r6)  |
| 2    | add r6, r2, r2 |
| 3    | sw r6, 50(r1)  |

- (1) 询问三条指令之间是否存在数据冒险：

| 指令    | 是否相关 | 相关寄存器（没有填否） |
|-------|------|-------------|
| 1与2之间 |      |             |
| 2与3之间 |      |             |
| 1与3之间 |      |             |

（2）若该流水线 CPU 未实现转发，画出流水线 CPU 实现的时空图，必要时使用 `nop` 指令，以避免数据冒险。

| 指令 | 1  | 2  | 3  | 4   | 5  | 6 | 7 | 8 | 9 |
|----|----|----|----|-----|----|---|---|---|---|
| 1  | IF | ID | EX | MEM | WB |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |

（3）若该流水线 CPU 实现了完整的转发，画出流水线 CPU 实现的时空图，必要时使用 `nop` 指令，以避免数据冒险。

| 指令 | 1  | 2  | 3  | 4   | 5  | 6 | 7 | 8 | 9 |
|----|----|----|----|-----|----|---|---|---|---|
| 1  | IF | ID | EX | MEM | WB |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |
|    |    |    |    |     |    |   |   |   |   |

（4）如果实现了完整转发的流水线 CPU 时钟周期为 350ns，未实现的流水线 CPU 时钟周期为 300ns，计算三条指令的执行时间，并计算加速比

六、  
考虑下面的程序

```
1 int i = 0;
2 int j = 0;
3 do {
4     if(i % 4 != 0) goto after;
5     j++;
6 after:
7     i++;
8 } while(i != 1000000)
```

- （1）该程序编译时会产生几条分支指令？
- （2）若每条分支指令采用独立的分支预测，并使用 2 位动态预测，对于 *i* 取值如下时，对于 `if` 语句的分支预测结果如何

| <i>i</i> 取值 | 预测（Taken or Not taken） | 结果（Taken or Not taken） |
|-------------|------------------------|------------------------|
| 2024        |                        |                        |
| 2025        |                        |                        |
| 2026        |                        |                        |

(3) 分支历史记录表项为 K

(a) 若 K 为 4，历史记录为 TTTN，最佳预测结果是什么？

(b) K 的值至少为多少，才能保证预测结果正确？

## 七、

假定一个分页虚拟存储系统按字节编址，逻辑地址 35 位，页大小 16KB，物理地址 32 位，页表中有效位和修改位各占 1 位，使用位和储存保护各占 2 位，所有虚拟页都在使用，使用 TLB 快表表总项数为 256，采用 2 路组相联

(1) 页偏移位数多少 bit？虚拟页号多少 bit？物理页号多少 bit？

(2) 每个页表项占多少 bit？每个进程页表大小是多少？

(3) 快表的大小至少为多少？

(4) 若一个逻辑地址寻址时发生 TLB 缺失、页表缺失、Cache 缺失，请叙述整个内存访问过程

## 八、

请简要叙述多周期的断响应过程中处理器应完成的任务以及中断响应的条件